世芯電子為東京大學研發全球最高速超級電腦的系統晶片－SING 一次投片成功
台灣台北-12月12日, 2006-世芯電子(Alchip Technologies), Fabless ASIC領導廠商, 於今天表示與日本東京大學以及台積公司(TSMC)共同合作的GRAPE-DR計劃締造了亮麗的里程碑：此顆超高速電腦系統晶片首次投片生產即成功通過功能驗證。GRAPE-DR計畫的目標在於建構下一代全球最快速的超級電腦，其運算能力可達每秒2000兆次浮點(2PFLOPS)；其中的SING系統晶片每一顆包含512個處理器、總計有6000萬個邏輯閘以及1000萬位元靜態隨機存取記憶體(SRAM)。SING係採用TSMC 通過生產驗證的90奈米CMOS製程以及覆晶(flip-chip)封裝技術。
GRAPE系列是全球最高速運算器並連續六次獲得「戈登．貝爾獎」(Gordon Bell Prize)，一個用以表彰對計算機高速運算性能有傑出貢獻的重要獎項。GRAPE超級電腦系列卓越的運算力在行星及銀河等科學研究上屢次得到重要的模擬數據計算結果，成果卓越。GRAPE-DR的功能將超越之前的GRAPE系列，運算速度估計超過GRAPE-6 的31倍以上；而且功能不只應用在天文領域，將更廣泛應用在一般模擬運算上面。
設計GRAPE-DR計畫的運算處理晶片是一項挑戰性很高的任務，因為這顆晶片裡有超過6000萬個邏輯閘在500MHz工作下運作，除了邏輯閘數量之鉅、運算性能之強以及高度的設計複雜度，SING超過50瓦功率的散熱問題更是設計時最大的難關。世芯電子從實體設計、電性、時脈以及散熱等方面同時著眼、分別克服相關難題，完成整個系統單晶片設計；並採用台積公司90奈米CMOS製程和覆晶封裝技術成功產出。世芯電子以分而治之(divide-and-conquer)的方式將整個晶片先切分成數百個小的次集區塊(sub-blocks)，其中每個次集區塊又再分成三層的層階結構(hierarchy)以解決這超高複雜度晶片的實體設計。然後，在18mmX18mm的晶片尺寸下，透過獨到的時脈架構設計，將全域的時脈偏移(clock-skew)降到最低，不僅避免掉嚴重的晶片內變異(on-chip variation, OCV)，更增加電路的效能。除此之外，SING得以成功設計、生產，這絕對需要從邏輯設計、實體設計、電子設計到系統設計等所有工程師共同激盪出最佳綜效。因此，透過與客戶之間緊密的互動及合作，世芯電子更能提供有效的設計及製造方案並達成一次就設計成功、一次就投片生產成功的承諾。
「我們感到相當欣喜選擇世芯電子為我們設計並生產這顆高複雜度系統單晶片。世芯能夠在非常有限時間內提供晶片測試樣本而且一次就投片生產成功，我們對此成果真是非常滿意並且印象深刻。」東京大學平木敬示教授表示，「世芯電子展現了優越的設計及製造能力，這對GRAPE-DR專案計畫的發展有很大的助益。有了如此振奮人心的成果，我們得以做進一步的測試、驗證並希望能及時推出GRAPE-DR。」
「台積公司提供客戶豐富多樣的製程技術及服務，來滿足各種不同及新興的產品應用爲現有及新興的産品應用提供豐富多樣的制程技術及服務。」台積公司ｘｘ，ｘｘｘ日本子公司總經理小野寺誠表示，「我們很高興和世芯電子及東京大學共同合作的GRAPE-DR計畫能夠第一次投片生產就通過功能驗證，這個成果對國際間產官學的協同合作而言，是一個相當重要的里程碑。」
世芯電子總裁暨執行長關建英表示「我們很高興能提供完整的系統單晶片方案並與東京大學共同完成世界上最快的超級電腦。這顆既複雜又深具挑戰性的SING晶片可以一次就投片生產成功，證明我們在先進科技下優越的系統單晶片設計能力，以及完備的後段生產架構下能夠緊密整合實體設計、IP、製造、封裝及測試方案。我們將繼續以這樣的競爭優勢讓客戶享有最快產品上市以及為客戶解決所有設計及製造的細節。」
關於GRAPE-DR專案
GRAPE-DR是由東京大學, 日本國立天文觀測臺(National Astronomical Observatory of Japan), 物理與化學研究機構(Institute of Physical and Chemical Research), NTT通訊集團(NTT Communications)所屬研究組織所贊助的研究專案。它的目標是在二00八年之前, 建構一個每秒運算高達2,000兆次浮點的計算引擎以及用multi-10Gbps網絡連接各個中央處理單位。更詳細的GRAPE專案介紹請參考http://grape.astron.s.u-tokyo.ac.jp/grape/
關於世芯電子
世芯電子(Alchip Technologies)於2002年成立，採用先進製程，專注於高複雜度晶片設計，爲世界知名系統公司及半導體公司提供最先進的ASIC整體解決方案(實體設計、IP、晶片生產製造服務等)。世芯電子主要設計團隊來自矽谷與日本，以其平均擁有15年以上系統單晶片設計經驗，為世芯電子引進獨步全球的設計方法及流程。2003年即成功為日系大廠完成0.13微米製程的量產；90奈米製程更在2004年一次設計就量產成功，於2005年初開始量產。世芯電子總公司位於內湖科技園區，並於美國、日本、中國設有研發、銷售據點。更詳細的公司介紹請參考http://www.alchip.com
世芯電子聯絡窗口:
陳珮怡
+886-2-2799-2318 ext. 2302
evelyn@alchip.com
東京大學聯絡窗口:
平木敬氏 教授
hiraki@is.s.u-tokyo.ac.jp
